据《日经亚洲》报道(dao)，近(jin)日，台积电正在(zai)探索一(yi)种全新的先(xian)进芯(xin)片封装方法(fa)，以应对人工智能带来的计(ji)算(suan)需(xu)求激增。

知情人士透露，这一(yi)新方法(fa)的核心是使用510毫米乘515毫米的矩形基板，而不(bu)是当前(qian)使用的传(chuan)统圆形晶圆。这种设计(ji)可以在(zai)每片基板上放置更多的芯(xin)片组(zu)，从而提高生产效率。矩形基板的有效面积比圆形晶圆大(da)三(san)倍多，边缘剩余的无效区域也更少。

尽管这项研究仍处于早期阶段(duan)，但如果消息属实，它将标志着台积电在(zai)技术上的重要(yao)转变。

此前(qian)，台积电认为使用矩形基板过于具有挑战(zhan)性。为使这一(yi)新方法(fa)成功，台积电及其供应商必须投入大(da)量时间和(he)精力进行研发，同(tong)时需(xu)要(yao)升级或更换众多生产工具和(he)材(cai)料。

台积电目前(qian)的先(xian)进芯(xin)片堆叠和(he)组(zu)装技术，如用于生产Nvidia、AMD、Amazon和(he)Google的AI芯(xin)片，主要(yao)依赖于12英(ying)寸的硅晶圆，这已(yi)经是目前(qian)可用的最大(da)尺寸。

但随着芯(xin)片尺寸的不(bu)断增大(da)和(he)对更多内存(cun)的集成需(xu)求，当前(qian)行业标准的12英(ying)寸晶圆或在(zai)几年(nian)内就将不(bu)足以满足尖端芯(xin)片的封装需(xu)求。

芯(xin)片行业的高管们表示(shi)，未来封装的尺寸只会越(yue)来越(yue)大(da)，以便从用于AI数据中(zhong)心计(ji)算(suan)的芯(xin)片中(zhong)挤出更多的计(ji)算(suan)能力。然而，目前(qian)仍存(cun)在(zai)一(yi)些技术瓶颈(jing)，例如在(zai)新形状基板上涂覆光刻胶的难度。推动设备制造商改变设备设计(ji)需(xu)要(yao)像台积电这样财力雄厚(hou)的芯(xin)片制造商的支持(chi)。

Bernstein Research的半导体(ti)分(fen)析师Mark Li认为，整(zheng)体(ti)来看，这一(yi)技术变革可能需(xu)要(yao)五到十年(nian)的时间才能实现全面的设施升级，包括(kuo)对机(ji)械臂和(he)自动化材(cai)料处理系统的改造。

除了(le)台积电，英(ying)特尔和(he)三(san)星(xing)也在(zai)与供应商合(he)作，探索面板级封装技术。

随着芯(xin)片封装和(he)测试服务提供商如力成科技，以及显示(shi)器制造商如京东方和(he)台湾(wan)的群创光电也投入资源开发面板级芯(xin)片封装技术，半导体(ti)行业的创新和(he)多样化进程正在(zai)加速推进。